PAT-NO:

JP363261736A

DOCUMENT-IDENTIFIER: JP 63261736 A

TITLE:

PRINTED WIRING BOARD

PUBN-DATE:

October 28, 1988

INVENTOR-INFORMATION:

NAME

TSUNASHIMA, EIICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP62096549

APPL-DATE:

April 20, 1987

INT-CL (IPC): H01L023/52, H05K001/18, H01L025/00

US-CL-CURRENT: 257/723

ABSTRACT:

PURPOSE: To achieve high power consumption allowance, to make it possible to

mount two electronic circuit chips used for dual circuits in holes in both

surfaces of the same wiring board and to implement a compact configuration, by

using a metal plate or a metal film as an inner conductor layer, attaching

multilayer interconnection boards having the holes to both surfaces

inner conductor layer, and mounting the electronic circuit chips in said holes.

CONSTITUTION: Aluminum is used for a metal plate, i.e., an inner conductor

As wiring boards, insulating layers 6 and 7 made of layer 10. aramid-fiber

epoxy-resin impregnated cloth and electrodeposited copper foils 9 and

9/14/05, EAST Version: 2.0.1.4

11 are

provided. <u>Die</u> bonding of <u>semiconductor integrated circuit chips</u> 1 and 3 on

both surfaces is performed by silver paint 12 and its thermosetting. Wires 2

and 4 are gold <u>wire</u>. Holes 13 and 14 are provided. The thicknesses of the

insulating layers 5, 6, 7 and 8 are changed by the thicknesses and the sizes of

the <u>semiconductor integrated circuit chips</u> 1 and 3. The exposed parts of the

conductor layers 9 and 11 are plated with silver and used as outer pads for the

bonding of the <u>wires</u> 2 and 4. The hole parts can be filled with epoxy resin and the like.

COPYRIGHT: (C) 1988, JPO&Japio

⑩ 公 開 特 許 公 報 (A) 昭63-261736

⑤Int Cl.⁴

識別記号

庁内整理番号

④公開 昭和63年(1988)10月28日

H 01 L 23/52 H 05 K 1/18 // H 01 L 25/00

C - 8728 - 5F

S - 6736 - 5F

- 7638-5F 審査請求 未請求 発明の数 1 (全2頁)

49発明の名称

プリント配線板

島

②特 願 昭62-96549

②出 願 昭62(1987) 4月20日

②発 明 者 綱

瑛一

大阪府門真市大字門真1006番地 松下電器產業株式会社內

①出願人松下1

松下電器産業株式会社

大阪府門真市大字門真1006番地

砂代 理 人 弁理

弁理士 中尾 敏男

外1名

明 細 書

1、発明の名称

プリント配線板

2、特許請求の範囲

金属板または金属フィルムを内層導体として用いて、この内層導体の両面に開孔を有する配線板を、おのおの、貼り合わせて、前記各開孔内に電子回路チップを搭載したプリント配線板。

3、発明の詳細な説明。

産業上の利用分野

本発明は、エレクトロニクス機器に使われるプリント配線板の構造に関するもので、とり分け、 三層プリント配線に半導体チップをワイア及びダイボンディングにより効率よく内装状態で取りつける事を可能ならしめるものである。

従来の技術

従来、半導体チップをプリント配線板にとりつ ける技術はテープキャリヤ、チップオンボードが ある。

発明が解決しようとする問題点

テープキャリヤ技術は、チップの独立キャリヤーであるが多重めっき技術、ポリイミドフィルム自体のエッチング技術の工数が多く、面倒な上コストが高い。チップオンボード技術はチップが基板面に突出するので、チップ又はワイアの破損の心配があり、樹脂による保護コートの信頼性も充分でない。

加えて、半導体の放熱性が悪く、むしろ蓄熱性であり、半導体の回路的動作の不安定さを招いていた。

問題点を解決するための手段

本発明は、金属板又は金属フィルムを内層導体として用いて、この内層導体の両面に開孔を有する多層の配線板を、おのおの、貼り合わせて、前記各開孔内に電子回路チップを搭載した構成である。

作用

本発明によると、電子回路チップ 2 個を両面の 各開孔内に配置でき、非常にコンパクトにでき る。 実施例

図面は実施例プリント配線板の要部断面図であ り金属板すなわち導体内層10としてアルミニウ ムの厚さ0.5㎜,配線板としてアーラミドせん いエポキシ樹脂含浸布の絶緑層6,7の厚さ 0.25 mm、銅箔9,11の厚さ35 μの電着銅 箔、両面の半導体集積回路チップ1、3のダイボ ンディングは銀ペイント12とその150℃での 熱硬化、ワイア2,4は直径38μ■の金線、開孔 13,14をもち、また、絶縁闘5,6,7,8 の厚さは半導体集積回路チップ1,3の厚さ,大 きさによって変更される。例として厚さ0.2㎜, 1.0×0.8 mmのシリコンチップに開孔13の径 を4㎜の円形、開孔14の径を8㎜の円形とする ことができる。導体層9及び導体層11の露出部 分は銀めっきしてワイア2、4のボンディングの アウターパッドとする。

なお、開孔部には、エポキシ樹脂、シリコン樹脂、ポリウレタン樹脂、ポリイミド樹脂などで充填することができる。

発明の効果

本発明によれば、許容消費電力がたとえば6ピン30で0.25Wのものが、1.75Wとなるなど、高い許容消費電力が達成され、また、デュアル回路に使う電子回路チップが同一配線基板の両面の開孔に2個実装されコンパクト化が達成される。

4、図面の簡単な説明

図は本発明の実施例ブリント配線板の要部断面図である。

1,3……半導体集積回路チップ、2,4……
ワイア、5,6,7,8……絶縁層、9,11…
…導体層、10……導体内層、12……ダイボンディング部分、13,14……開孔。

代理人の氏名 弁理士 中尾敏男 ほか1名

1.3 - 半導体集積回路チップ 2.4 - ワイヤ 5.6.7.8 … 絶 縁 居 9.11 … 専 体 居 10 … 専 体 内 居 12 … 級 ペイント 13.14 - 孔

